一、利用可编程逻辑器件提高嵌入式模块使用效率（论文文献综述）
申俊[1]（2021）在《一种实现BACnet/IP的B-SS和B-SA设备嵌入式模块的研究与开发》文中认为人们对建筑环境日益增长的需求促进了建筑智能化和建筑自动化系统的快速发展,楼宇自动化和控制网络（BACnet）协议是楼宇自动化领域中使用最广泛的协议之一。为了满足更为迫切的互联互通需求,BACnet/IP协议在BACnet标准中定义了一个可选的且前景可观的安全性体系结构。随着BACnet/IP技术的应用,楼宇网络可以通过高速以太网实现更广泛更经济的异构网络互连。但在市场环境中,由于各大楼宇厂商往往倾向于建立自家的生态,对竞争产品不兼容和对非BACnet领域的产品的排斥,严重阻碍了楼宇网络的互通性发展,以及楼宇自控技术的发展和应用。在楼宇自动化中越来越多的BACnet智能传感器（B-SS）和BACnet智能执行器（B-SA）被大量使用,促使对B-SS和B-SA的市场需求成比增加。然而由于国内市场因素、协议研究以及开发门槛,导致绝大多数能生产研发优秀的相关现场仪表设备的厂商都望而却步。如果没有适当的BACnet系统市场先决条件,则无法将此类相关的传感器或执行器配备到基于以太网的Ba Cnet/IP网络中去。本文研究的是一种可以接入一些国内市面常用的模拟/数字传感器、模拟/数字执行器,并实现BACnet/IP协议的“嵌入式通用模块”,使得这类非标产品经济便捷地变成标准的B-SS或B-SA设备。本文研发的模块基于STM32架构开发,它可以使得接入的传感器和执行器可以稳定地与任何标准的BACnet组态软件及VTS进行通讯。该模块在工业控制中,针对广大传统中小型传感器和执行器的供应商,提供了一种支持BACnet/IP协议的“通用接入模块”,极大降低了加入BACnet楼宇网络供应链的技术门槛;对于楼控领域而言,本文研发了一种支持BACnet/IP协议的“嵌入式通用模块”,让楼控领域的工程师在设备选型时具有更优的选择。本文从BACnet/IP协议和“B-SS、B-SA嵌入式模块”的研究现状着手,对本论文的课题背景和研究意义进行介绍;然后引入BACnet协议体系结构、报文分类、对象属性等前提技术概念,再进一步对BACnet/IP网络的协议模型、报文结构、组网特征等方面进行详细描述,在简单介绍实现BACnet/IP的B-SS和B-SA设备嵌入式模块的整体方案后,分别用独立的章节重点介绍了模块的硬件设计和软件设计;硬件设计论述包括芯片选型和PCB板设计;而软件系统侧重阐述程序设计思路,协议实现的部分关键细节,最后对模块进行了多方位的实物测试验证,以证实课题研究的有效性。
张昊[2]（2020）在《面向嵌入式机器视觉的交互式算法开发平台研究》文中进行了进一步梳理随着智能制造业的高速发展,机器视觉技术在工业上广泛应用于检测、测量、识别和定位等任务。这些任务的实现离不开图像采集、图像处理以及嵌入式系统开发等多种技术的共同支撑,这也使得机器视觉系统的算法开发变得越来越复杂。所以缩短算法开发周期,提高算法开发平台的易用性、通用性和灵活性,是研究面向嵌入式机器视觉的交互式算法开发平台的目的。为实现嵌入式机器视觉系统的快速开发,平台采用图编程技术将常用的视觉算法与设备命令封装为图形元件,开发人员通过拖拽、连线和参数配置完成算法集成设计后,可将程序一键下载到嵌入式端运行,实现了跨平台实时操作,只需进行简单的配置,即可应用到不同场合,这不仅适用于代码基础薄弱的初级开发者,也适合高级开发人员。为提高算法开发平台的易用性,使算法开发过程更加可视化,平台构建了集参数配置、预览面板、输入输出接口、状态信息以及运行时间为一体的图形元件,既实现了算法结果的实时预览与单步调试,又有利于开发者对整体程序的把控。另外,在分析了已有图形化程序运行原理的基础上,提出了基于信号并行驱动的图形程序运行机制,加快了图形化程序的响应速度,增强了算法调试的实时性。为提高算法开发平台的通用性和灵活性,平台提供了自定义图形元件接口完成图形元件源代码的查看、修改和添加,通过图形化结构与文本编程相结合的方式满足对于大粒度行业算法开发的需求。此外,平台结合了应用领域的多样性,不仅封装了常用的设备指令、图像处理算法类图形元件,还封装了逻辑类图形元件、机器学习类图形元件与高阶图形元件。逻辑类图元用于图形程序的动态优化,提供了条件选择和循环等组装结构。机器学习类图元用于提高算法的精度,满足了用户对于高精度、智能化系统的需求。高阶图形元件封装了优化后的图像处理算法,用于图像滤波、边缘检测等算法的增强式处理。为验证交互式算法开发平台的可行性,以螺纹外参数测量和X射线违禁品识别两个实际工程应用为例,搭建PC端图形化仿真程序分别展示了一般性视觉算法的组装结构和机器学习类算法的组装结构,并测试了程序的下载和运行后的结果查看过程,分析了算法开发效率。
何强[3]（2020）在《捷变频信号源的ARM控制模块研究》文中提出5G通信、国防安全的快速发展对信号源的测试精度、相位噪声、易用性提出了越来越高的要求,此外还要求其具有频率捷变、功率精确可调等功能。捷变频信号源不仅在元器件测试、天线、自动测试系统等频率切换时间对系统测试影响较大的领域有着明确应用,还被广泛应用在电子战、捷变频制导系统、捷变频雷达等国防领域。本文的主要内容是捷变频信号源的ARM控制模块研究。在分析捷变频信号源的需求后设计了对ARM控制模块硬件方案和软件方案,并实现了硬件电路和软件功能设计。本文的主要工作内容有:1)外围功能电路设计。以高性能处理器IMX6Q为核心对外围电路进行搭建,完成电路原理图和版图设计。2)人机交互界面设计。针对仪器功能进行分析,采用了跨平台工具Qt,设计了界面结构及菜单结构,完成人机交互界面的逻辑设计,能够在界面进行各个参数设置,实现对仪器的本地控制。3)捷变频信号源ARM模块与FPGA模块的通信设计。设计Linux底层通信驱动,采用DMA技术,将FPGA当成SDRAM-like设备挂载在ARM总线接口上,实现应用程序与底层硬件的快速通信。针对捷变频信号源捷变的特性,设计了捷变控制字数据结构。通过在ARM端将多频点控制字数据编辑成序列,下发并存储在FPGA端DDR内,以序列播放的形式对控制字做出响应,利用FPGA并行处理的特点,提高捷变效率。4)自动测试系统接口设计。采用LXI接口和SCPI命令解释器实现自动测试系统接口。在LXI接口中,主要采用VXI-11协议实现仪器发现与识别机制,可以在网络中被识别;采用CGI实现Web访问接口,可通过浏览器对仪器进行访问控制。根据仪器特性设计了一套SCPI命令,针对SCPI命令解释器设计的复杂的难点,采用查找操作时间复杂度为O（1）的哈希桶算法存储SCPI命令并实现SCPI命令解释器。通过以上研究工作,本课题实现了捷变频信号源ARM模块的软硬件内容,包括ARM与FPGA通信实现点频、扫频输出等功能、通过LXI接口发送SCPI控制命令实现仪器程控操作、在Web浏览器中完成对本地仪器的访问控制。
雷琛[4]（2020）在《FPGA中可编程存储器BRAM模块的研究与设计》文中研究表明FPGA是电子系统不可或缺的关键器件,其具有可编程、设计成本低、上市时间短等优势,因此在有线通信、航空航天、汽车电子等领域有广泛的应用。FPGA芯片的自主设计是实现产业链供应安全的重要保障,而中国FPGA技术起步晚且主要技术大多被国外FPGA厂商所垄断,因此拥有自主的FPGA芯片产业的重要性和迫切性不言而喻。本论文围绕FPGA芯片中的块存储BRAM展开研究,BRAM内嵌于FPGA芯片中,负责数据的存储与交换,是FPGA内部一个极其重要的功能模块。随着集成电路工艺的发展,需要重新设计可配置存储器模块以满足现代数字系统对存储器的存储速率以及容量要求。本文设计了FPGA中18K真正双端口可配置BRAM模块,采用UMC28nm工艺,电压为1V（±5%）,可实现600MHz的读取速度。BRAM支持单端口、伪双端口以及真双端口三种工作模式,同时支持36比特、18比特、9比特、4比特、2比特以及1比特位宽,可实现总线宽度的转换。本文主要工作如下:第一:电路设计。基于全定制设计方法,使用Virtuoso软件完成18K BRAM电路设计。首先采用模块化的设计思想完成9K BRAM的电路设计,并阐述各模块的电路设计结构及实现原理,其中存储基本单元采用了8T SRAM结构,存储阵列规格为128x72,采取了分级译码的思想设计译码器。在此基础上,通过级联两个9K BRAM实现18K真正双端口可配置BRAM模块。第二:仿真验证及版图设计。采用Verilog硬件语言搭建数字验证平台,使用VCS对不同配置下的BRAM进行仿真,以验证电路逻辑功能正确。同时使用HSPICE对电路进行性能仿真,保证时序达到设计目标。最后进行版图的设计,使用Virtuoso工具按照从底向上的设计方案绘制版图并验证。本论文成功设计了一款FPGA芯片中的BRAM电路模块,通过仿真验证表明,该电路模块实现了预期逻辑功能并具有良好的性能。与目前国产类似产品相比,本电路的优势如下:（1）采用先进的28nm工艺,而目前国产主流FPGA大多基于55/40nm工艺。（2）可配置性,该BRAM既可配置为两个独立的9K BRAM＿x和BRAM＿y,也可配置为18K BRAM,因此灵活性较高,可有效提升资源利用率。（3）高速的存储速率,BRAM在不同PVT条件下均可实现600MHz的时钟频率。本研究对我国FPGA现场可编程逻辑器件的发展有一定意义。
王宜聪[5]（2020）在《基于FPGA的视频图像边缘实时检测系统设计》文中提出提取图像边缘是图像处理类算法的基础,对于图像边缘提取具有重大意义。现如今视频图像数据朝着高分辨率、高帧数的方向发展,这就大大增加了图像数据量,处理难度也大大提升了。传统的软件处理由于是串行结构处理的方式,处理速度有限,在一些对于处理速度要求较高的图像处理的场合难以保证较高的可靠性与实时性。FPGA技术脱颖而出,因其并行处理方式与流水线结构,可完成针对大量图像数据的高速处理,较高的处理速度保证了图像数据处理的实时性,FPGA技术在图像数据处理领域的应用将是一往无前的。本设计采用CycloneⅣE系列的FPGA主控芯片以及verilog HDL硬件描述语言,将摄像头OV5640采集的视频图像彩图画面以640×480分辨率、40帧/秒进行图像数据的实时边缘检测算法处理,最终将提取的视频图像边缘通过百兆以太网发送到上位机进行实时显示。该基于FPGA的视频图像边缘实时检测系统可应用于动态特征识别领域,例如一些对图像帧数要求较高的人脸识别、交通道路上号牌识别等场合。本设计主要FPGA实现模块有IIC协议驱动以及配置、图像数据采集及转换、图像边缘检测、SDRAM控制器、图像数据封装、UDP协议上传。所需外设有摄像头OV5640、SDRAM外部存储器、上位机,其中上位机需要由RJ45水晶头也就是网线在PHY芯片（以太网MAC层与PHY芯片接口为MII接口）支持下与FPGA相连接。本系统的特点在于将传统的Sobel边缘检测算法的处理矩阵模板进行了矩阵系数的改进,同时对图像噪声进行滤波处理,最后将检测到的边缘图像通过以太网多层协议（底层为UDP协议）发送到上位机进行了实时显示,该与上位机的联网操作是为了以便进一步完成后续图像处理算法,利用传统软件或者FPGA做进一步处理均可,可操作性强。
宋雄[6]（2020）在《用于信息物理融合系统的模拟接口电路设计》文中进行了进一步梳理信息物理融合系统可实现对大规模复杂系统和广域环境的实时感知,动态监控和及时反馈。因此,需要大量的传感器和嵌入控制器来实现系统的实时信号采集和精确控制。其中嵌入式控制器的核心模块包含了数字信号处理器,无线收发机和模拟接口电路。以模拟接口电路为例,其核心功能包含了对模拟、数字和射频信号等多种类型信号的处理,面临着大量的设计挑战。研究并设计低功耗、低成本、灵活和通用的模拟接口电路对信息物理融合系统的广泛应用具有重要意义。本论文的研究内容主要集中在这些接口电路的关键技术,并设计了关键模块。从低功耗、低成本、灵活性和通用性等设计考虑出发,本文具体的研究工作内容如下:（1）具有dB线性增益控制特征的大带宽可变增益放大器的研究和设计。本论文提出一种新型可变增益放大器的拓扑结构。所设计的可变增益放大器实现了大带宽和PVT鲁棒性,设计采用了电流复制技术,直接级联技术和温度补偿技术。基于所提出的拓扑结构,论文首先展示了采用电阻负载的可变增益放大器。测试结果表明,电阻负载的可变增益放大器的增益控制范围为41dB,dB线性误差为0.6dB,带宽为580MHz。为了减小PVT对可变增益放大器性能的影响,论文进一步提出了基于有源负载的可变增益放大器。该设计采用有源负载来降低工艺和供电电压对性能的影响,并通过温度补偿电路来降低温度对性能的影响。该设计技术也得到了流片验证。测试结果表明:基于双极型晶体管的有源负载可变增益放大器增益控制范围为51dB,dB线性误差为0.65dB,带宽为740MHz。基于偏置亚阈值区MOS的有源负载可变增益放大器增益控制范围为45dB,dB线性误差为0.85dB。为了进一步减小工艺对可变增益放大器性能的影响,研究和设计了基于电流分流的有源负载可变增益放大器。基于仿真验证,该电路可以通过改变偏置电流来改变带宽。所研究的可变增益放大器都可以通过改变级联数目,来改变增益控制范围。（2）14位逐次逼近型模数转换电路的研究和设计。为了简化结构和降低功耗,该电路采用了上级板采样技术和劈开电容结构,优化了电容校准算法,减少了冗余电容数目。采用劈开电容结构来减少一个参考电压,从而去除了一个参考电压缓冲器,进而降低了电路的整体功耗。优化的电容校准算法是基于高段电容之间的切换产生电压误差,并通过低段电容量化电压误差,来求得高段电容的真实权重。冗余位电容的使用可以纠正高位的比较错误,同时简化电容校准算法。基于Matlab的行为级仿真表明,所采用的电容校准算法可以将SAR ADC的SFDR提升29dB,SNDR提升23dB。同时,该逐次逼近型模数转换器采用了上级板采样,减少了开关切换的次数,进一步降低了功耗。基于Cadence IC仿真表明,所设计的逐次逼近型模数转换器的有效位数为13.7位。（3）数字发射机中核心模块的研究和设计。本论文采用了Σ-?调制技术,实现了低功耗、小面积的射频数模转换器。论文设计并测试验证了基于Σ-?调制2位数字输出的RFDAC。测试结果表明,基于Σ-?调制2位数字输出的RFDAC存在本振泄漏和非线性的问题。为了进一步抑制本振泄漏和减少非线性,设计了基于Σ-?调制1位数字输出的RFDAC。同时,该RFDAC可以通过搭建半数字FIR滤波器减少噪声。本论文采用二维振荡器的注入锁定分频器的结构设计了多相位时钟发生器。所提出多相位时钟发生器可以通过编程的方式改变总延时从而实现分频比的编程控制。为了验证所研究的多相位时钟发生器具有可变分频比的功能,基于该结构的4/5分频器采用标准的0.18μm CMOS工艺制造。测试结果表明,该4/5分频器的工作频率范围为4.8至6.2GHz,最大功耗为0.5m W,具有可精确控制的分频比。
范学超[7]（2018）在《可编程器件在邮件分拣系统中的应用》文中研究说明可编程器件可以由客户进行自定义编辑,利用集成电路来控制系统,因此在当前的自动化设备中有着十分广泛的应用。本文主要以邮件分拣系统为例,首先分析了可编程器件的发展,然后分析了可编程器件CPLD的结构及其优缺点,最后探讨了可编程器件在邮件分拣中的具体应用,希望可以借此给相关的研究提供一定的参考意见。
张勤龙[8]（2018）在《温湿度无线监测系统软件的设计与实现》文中认为随着我国制造行业生产水平的不断提高,行业内主流供应商对电子元器件生产线的环境参数（主要是温度和湿度）提出了自动化监测的要求。正是基于这一工程实际需求,本文开展了温湿度无线监测系统的软件设计工作。本文提出的温湿度无线监测系统,为了兼顾布控和安装简单、成本适中、传输距离远、数据容量大等需求,采用Zigbee和4G网络两种方式相结合的方式进行系统设计。系统包含底层节点、中转节点和监测中心。底层节点采用Zigbee网络进行无线通信,把数据送到中转节点;中转节点一面接收来自Zigbee网络的数据,一面将数据通过4G网络发送到远处的监测中心。监测中心建有数据库进行数据接收和存储,同时服务器软件支持管理人员对数据进行显示和查询。本文完成了温湿度无线监测系统软件的设计。具体包括:（1）完成了底层节点软件设计。底层节点软件主要功能包括数据读取、数据处理和发送,并且在部署时就需要对节点进行必要的预设置;（2）完成了中转节点软件设计。中转节点分为中转接收和中转发送两部分,中转接收软件实现接收Zigbee网络数据、验证数据并把数发往串口的功能;中转发送模块在收到来自串口的数据后不进行任何处理即通过4G网络传送。本文的中转发送模块采用商业化串口-4G透明传输模块实现,要根据模块说明对该模块进行设置;（3）完成了监测中心软件设计。远处的监测中心要接收来自底层节点的大量数据并存储到数据库中,还要通过人机交互界面实现数据的实时显示和查询功能,因此监测中心的设计主要包括数据库设计和服务器软件设计两部分。最后对该系统样机进行了功能测试和应用测试,达到了工程应用要求。该温湿度无线监测系统具有网络容量大、节点成本低、使用简单、能实现远距离传输等特点,除用于电子元器件生产现场环境参数监测外,还可以广泛应用于其它行业的环境领域。
林志磊[9]（2010）在《基于netX芯片实现实时以太网通讯的研究与开发》文中进行了进一步梳理随着微电子和电力电子技术的发展,运动控制系统己经从模拟控制发展到全数字控制,其性能不断提高,在工业自动化设备中获得了广泛应用。基于实时以太网的运动控制系统以其高可靠性、快速性和稳定性成为运动控制系统的发展趋势,德国倍福公司提出了EtheCAT实时以太网技术。该技术提高了运动控制系统的实时性,具有灵活的拓扑结构,优越的网络性能,较低的构建成本等特点,适合应用于运动控制领域。目前,该实时以太网受到了运动控制开发商的广泛关注。本文从理论研究和产品开发的角度出发,利用基于netX芯片的开发模块comX和Atmega128单片机开发了EtherCAT实时以太网从站模块comEIO。论文首先研究了常用的实时以太网通信协议,通过对其通信原理及特点进行对比,选择了EtherCAT实时以太网,重点分析了EtherCAT的工作原理及其技术特点。然后,结合comEIO模块的功能和EtherCAT实时以太网通讯的要求,在深入研究netX芯片、基于netX芯片的开发模块comX和Atmega128单片机的基础上,完成了Atmega128单片机和Altera公司的CPLD组成的主控制电路、comX与单片机的接口电路、电源电路、输入输出电路以及其它外围接口电路的设计。通过Atmega128单片机编写应用程序,完成与comX的通信操作。单片机给comX发送热启动参数,使comX上电后,加载EtherCAT实时以太网固件,完成过程数据的收发,从而实现EtherCAT实时以太网从站模块comEIO的功能。最后,采用Beckhoff公司的TwinCAT软件做软主站,comEIO、NXIO和cifX做从站,搭建EtherCAT实时以太网主从站控制系统测试平台,利用实时以太网分析仪netANALYZER,抓取EtherCAT实时以太网报文,结合网络报文分析工具Wireshark对采集到的数据进行分析,从EtherCAT报文中可以分析出EtherCAT实时以太网的网络延迟和时间抖动等数据,以及EtherCAT实时以太网设备的一些优越性能。从数据中分析出comEIO与cifX的性能完全一致,可以完成数据的通讯功能,从而证明comEIO从站模块完全满足EtherCAT实时以太网的通讯要求。
庞新胜[10]（2009）在《应答器报文模拟发送器的研究》文中研究指明CTCS（China Rain Control System,中国列车控制系统）是保证列车安全运行、提高运输效率的安全苛求系统,我国大力发展的客运专线将广泛使用CTCS-2级和CTCS-3级列控系统。应答器作为车-地间信息传输的一种方式在列车运行控制系统中应用广泛,它在我国铁路运行控制中发挥着重要的作用。在CTCS-3级列车控制系统中,应答器用于向CTCS-3级列控系统车载设备提供位置、等级转换、建立无线通信等信息;在CTCS-2级列控系统中,应答器向车载设备提供线路速度、线路坡度、轨道电路、临时限速等线路参数信息。本论文探讨和设计了一个能在实验室CTCS-3级列控系统仿真集成平台中使用的应答器报文模拟发送器,它的作用是在CTCS-3级集成平台中模拟应答器地面设备向车载设备发送调制报文的过程。应答器报文模拟发送器的设计和实现对CTCS-3级列控系统仿真集成平台的建设有重要意义。本文主要研究内容包括:（1）简要介绍了ETCS、CTCS列车运行控制系统及国外其它主要列控系统的现状;（2）介绍了应答器的结构、分类、接口、工作原理和应答器用户报文的形成,详细分析了由应答器用户报文向应答器传输报文转换的编码策略;（3）基于ARM嵌入式模块和FPGA可编程模块设计了应答器报文模拟发送器的结构方案,并描述了结构中各个模块的作用,然后对各个模块采用的设计平台环境以及编程语言进行了介绍;（4）基于Visual C++6.0编程环境、ADS1.2集成环境、Max+plusⅡ开发环境进行了应答器报文模拟发送器的实现与结果分析。详细描述了应答器报文模拟发送器的实现过程,按编码软件、嵌入式通信模块、FPGA模块的顺序阐述了各模块的设计实现过程,对各个实现过程给出了设计原理和程序逻辑流程图,然后对应答器报文仿真发送器的各模块的设计结果进行分析,如嵌入式模块通信的正确性、FPGA模块的时序波形仿真结果等;（5）对论文的主要工作进行了总结,并对后续工作进行了展望。
二、利用可编程逻辑器件提高嵌入式模块使用效率（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、利用可编程逻辑器件提高嵌入式模块使用效率（论文提纲范文）
（1）一种实现BACnet/IP的B-SS和B-SA设备嵌入式模块的研究与开发（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题背景 |
| 1.2 课题研究意义 |
| 1.3 国内外研究现状 |
| 1.3.1 BACnet、因特网互联技术研究现状 |
| 1.3.2 BACnet/IP网络技术研究现状 |
| 1.4 课题的研究内容 |
| 第二章 BACnet协议与模块整体方案的设计 |
| 2.1 BACnet体系结构 |
| 2.2 BACnet协议栈数据流及报文分类 |
| 2.3 BACnet标准对象及其属性 |
| 2.4 BACnet/ip网络 |
| 2.5 B-SS、B-SA嵌入式模块整体设计方案 |
| 2.6 本章总结 |
| 第三章 B-SS、B-SA嵌入式模块的硬件设计 |
| 3.1 B-SS、B-SA嵌入式模块的硬件系统结构 |
| 3.2 主控芯片的选型 |
| 3.3 IP网络通讯方案及硬件设计 |
| 3.4 输入输出口的设计 |
| 3.5 PCB设计图 |
| 3.6 本章总结 |
| 第四章 B-SS、B-SA嵌入式模块软件设计 |
| 4.1 程序逻辑流程 |
| 4.2 BACnet标准对象的构建 |
| 4.2.1 BACnet对象建立 |
| 4.2.2 B-SS、B-SA映射建立 |
| 4.3 W5500芯片初始化程序 |
| 4.4 以太网数据接收程序 |
| 4.5 BACnet处理程序 |
| 4.6 传感器、执行器响应程序 |
| 4.7 本章总结 |
| 第五章 B-SS、B-SA嵌入式模块验证 |
| 5.1 硬件连接及电气连通性检验 |
| 5.2 VTS软件监测和控制B-SS、B-SA嵌入式模块 |
| 5.2.1 创建设置BAcnet对象和通讯验证 |
| 5.2.2 传感器、执行器响应验证 |
| 5.3 Force control监测和控制B-SS、B-SA嵌入式模块 |
| 5.4 本章总结 |
| 总结与展望 |
| 参考文献 |
| 攻读学位期间的科研成果 |
| 致谢 |
| 附录 |
（2）面向嵌入式机器视觉的交互式算法开发平台研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 研究目的及意义 |
| 1.3 国内外研究进展 |
| 1.3.1 国外研究进展 |
| 1.3.2 国内研究进展 |
| 1.3.3 国内外文献综述的简析 |
| 1.4 本文主要研究内容 |
| 第二章 算法开发平台的总体架构 |
| 2.1 研究目标及特性 |
| 2.2 需求分析 |
| 2.2.1 功能性需求 |
| 2.2.2 非功能性需求 |
| 2.3 算法开发平台的结构模型 |
| 2.3.1 硬件模块 |
| 2.3.2 软件架构 |
| 2.4 本章小结 |
| 第三章 软件系统详细设计与实现 |
| 3.1 图像采集模块 |
| 3.2 图形元件设计 |
| 3.2.1 图形元件结构模型 |
| 3.2.2 图形元件算法库设计 |
| 3.2.3 图形元件抽象类构建 |
| 3.3 图形程序分析与设计 |
| 3.3.1 图形程序运行机制 |
| 3.3.2 算法调试 |
| 3.3.3 图形程序保存与打开 |
| 3.4 算法硬件实现模块 |
| 3.4.1 代码生成算法 |
| 3.4.2 程序下载与自运行 |
| 3.5 本章小结 |
| 第四章 高阶图形元件的研究 |
| 4.1 研究必要性 |
| 4.2 ROI提取图形元件 |
| 4.3 复合型图形元件 |
| 4.4 自适应性图形元件 |
| 4.5 联合边缘检测图形元件 |
| 4.5.1 参数自动寻优 |
| 4.5.2 边缘评价模型 |
| 4.5.3 增强式效果验证 |
| 4.6 本章小结 |
| 第五章 工程应用实例验证 |
| 5.1 界面布局 |
| 5.2 嵌入式机器视觉系统应用实例 |
| 5.2.1 基于AIT端的算法仿真 |
| 5.2.2 远程监控与程序运行 |
| 5.2.3 算法开发效率分析 |
| 5.3 智能视觉系统应用实例 |
| 5.3.1 实验目的 |
| 5.3.2 实验设计 |
| 5.4 本章小结 |
| 第六章 结论与展望 |
| 6.1 工作总结 |
| 6.2 创新点 |
| 6.3 工作展望 |
| 致谢 |
| 参考文献 |
| 附录 作者在攻读硕士学位期间取得的成果 |
（3）捷变频信号源的ARM控制模块研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 信号源简介 |
| 1.2 国内外情况 |
| 1.3 论文研究意义 |
| 1.4 本论文研究内容与结构 |
| 第二章 总体方案 |
| 2.1 硬件总体设计 |
| 2.2 软件总体设计 |
| 2.2.1 软件平台 |
| 2.2.2 方案介绍 |
| 2.3 本章小结 |
| 第三章 硬件设计 |
| 3.1 主控选择 |
| 3.2 USB电路 |
| 3.3 LCD驱动电路 |
| 3.4 以太网电路 |
| 3.5 前面板按键电路 |
| 3.6 电源供电电路 |
| 3.7 本章小结 |
| 第四章 软件设计 |
| 4.1 FPGA通信模块 |
| 4.1.1 Linux驱动概述 |
| 4.1.2 EIM接口 |
| 4.1.3 EIM驱动的实现 |
| 4.1.4 通信内容定义 |
| 4.2 人机交互模块 |
| 4.2.1 Qt概述 |
| 4.2.2 仪器界面 |
| 4.2.3 参数结构 |
| 4.2.4 前面板按键响应 |
| 4.3 自动测试系统接口 |
| 4.3.1 LXI简介 |
| 4.3.2 仪器发现与识别实现 |
| 4.3.3 Web接口实现 |
| 4.3.4 SCPI简介 |
| 4.3.5 SCPI解释器实现 |
| 4.4 本章小结 |
| 第五章 测试结果与分析 |
| 5.1 仪器本地功能测试 |
| 5.2 远程控制功能测试 |
| 5.2.1 仪器发现与识别验证 |
| 5.2.2 SCPI命令解析测试 |
| 5.2.3 Web接口验证 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 工作总结 |
| 6.2 展望改进 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（4）FPGA中可编程存储器BRAM模块的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文研究内容 |
| 第二章 FPGA与 BRAM基本原理 |
| 2.1 FPGA简介 |
| 2.1.1 FPGA内部结构及基本原理 |
| 2.1.2 FPGA的优势 |
| 2.2 BRAM简介 |
| 2.2.1 BRAM模块特性 |
| 2.2.2 BRAM的存储模式 |
| 2.3 FPGA芯片的设计方法 |
| 2.4 本章小结 |
| 第三章 9KBRAM电路设计 |
| 3.1 9KBRAM端口介绍 |
| 3.2 9KBRAM电路模块划分 |
| 3.3 可配置数据位宽设计 |
| 3.4 存储单元 |
| 3.4.1 8TSRAM |
| 3.4.2 存储阵列 |
| 3.5 译码电路 |
| 3.5.1 字线译码 |
| 3.5.2 位线译码 |
| 3.6 预充电电路设计 |
| 3.7 灵敏放大器设计 |
| 3.8 本章小结 |
| 第四章 18KBRAM电路设计 |
| 4.1 设计目标 |
| 4.2 18KBRAM端口说明 |
| 4.3 18KBRAM电路框架 |
| 4.4 Aport_mux、Bport_mux模块设计 |
| 4.5 cfg模块设计 |
| 4.6 18K BRAM_MEMORY的设计 |
| 4.7 FIFO的设计实现 |
| 4.8 本章小结 |
| 第五章 仿真验证及版图设计 |
| 5.1 功能验证 |
| 5.1.1 验证平台 |
| 5.1.2 仿真波形分析 |
| 5.2 性能仿真 |
| 5.2.1 可配置的延时电路仿真 |
| 5.2.2 读写控制信号仿真 |
| 5.2.3 灵敏放大器仿真 |
| 5.2.4 关键路径仿真 |
| 5.3 版图设计 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（5）基于FPGA的视频图像边缘实时检测系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外边缘检测技术的发展及应用 |
| 1.2.1 边缘检测的发展 |
| 1.2.2 边缘检测的应用 |
| 1.3 FPGA在图像处理中的优势与应用 |
| 1.3.1 FPGA在图像处理中的优势 |
| 1.3.2 FPGA在图像处理中应用 |
| 1.4 论文主要内容及章节安排 |
| 第二章 图像边缘检测理论及FPGA硬件平台介绍 |
| 2.1 图像边缘类型概述 |
| 2.2 边缘检测原理 |
| 2.3 常用的边缘检测算法 |
| 2.3.1 基于一阶导数的边缘检测算法 |
| 2.3.2 基于二阶导数的边缘检测算法 |
| 2.3.3 基于最优滤波法的边缘检测算法 |
| 2.4 拟采用的边缘检测方案 |
| 2.5 FPGA硬件平台介绍 |
| 2.5.1 FPGA的由来与特点 |
| 2.5.2 FPGA的基本结构 |
| 2.5.3 FPGA的设计流程 |
| 2.6 本系统整体设计方案 |
| 2.7 本章小结 |
| 第三章 图像数据采集及边缘检测处理 |
| 3.1 摄像头OV5640介绍 |
| 3.2 摄像头OV5640的初始化配置 |
| 3.2.1 SCCB协议介绍 |
| 3.2.2 IIC协议驱动时序介绍 |
| 3.2.3 IIC协议配置各初始化参数 |
| 3.3 摄像头图像数据输出及转换 |
| 3.4 图像预处理及边缘提取 |
| 3.4.1 灰度处理 |
| 3.4.2 3X3像素矩阵生成 |
| 3.4.3 均值滤波 |
| 3.4.4 边缘检测计算 |
| 3.4.5 二值化处理 |
| 3.5 本章小结 |
| 第四章 图像数据缓存及以太网传输 |
| 4.1 SDRAM存储器原理介绍 |
| 4.2 SDRAM控制器顶层模块 |
| 4.2.1 SDRAM控制器 |
| 4.2.2 FIFO读写控制与乒乓存储 |
| 4.3 图像数据封装模块 |
| 4.4 以太网多层协议介绍 |
| 4.5 UDP模块 |
| 4.5.1 以太网发送 |
| 4.5.2 CRC校验 |
| 4.6 本章小结 |
| 第五章 系统验证与分析 |
| 5.1 系统实现及效果展示 |
| 5.2 结论与展望 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（6）用于信息物理融合系统的模拟接口电路设计（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 缩写、符号清单、术语表 |
| 1 绪论 |
| 1.1 信息物理融合系统简介 |
| 1.1.1 信息物理融合系统的定义和特点 |
| 1.1.2 信息物理融合系统的应用 |
| 1.1.3 信息物理融合系统的国内外研究状态 |
| 1.2 用于信息物理融合系统中模拟接口电路的研究意义 |
| 1.3 研究用于信息物理融合系统中模拟接口电路的挑战 |
| 1.4 本论文研究内容和目标 |
| 1.5 论文的章节安排 |
| 2 具有dB线性特征的大带宽可变增益放大器研究与设计 |
| 2.1 可变增益放大器的性能 |
| 2.1.1 可变增益放大器的应用 |
| 2.1.2 可变增益放大器的增益控制特性 |
| 2.2 典型dB线性可变增益放大器的拓扑结构 |
| 2.2.1 基于g_(m1)R_2的形式的可变增益放大器 |
| 2.2.2 基于g_(m1)/g_(m2)的形式的可变增益放大器 |
| 2.2.3 基于R_2/R_1的形式的可变增益放大器 |
| 2.2.4 基于再生放大器的可变增益放大器 |
| 2.3 实现大带宽可变增益放大器的技术分析 |
| 2.4 基于电阻负载的可变增益电路设计 |
| 2.4.1 基于电阻负载的可变增益放大器的拓扑分析 |
| 2.4.2 可变增益级电路和尾电流偏置电路 |
| 2.4.3 dB线性控制电路 |
| 2.4.4 DC失配消除电路的设计 |
| 2.4.5 芯片制造和测试 |
| 2.4.6 本设计小结 |
| 2.5 基于有源负载的可变增益电路分析和设计 |
| 2.5.1 可变增益放大器的拓扑分析 |
| 2.5.2 可变增益级电路和电流偏置电路 |
| 2.5.3 dB线性控制电路 |
| 2.5.4 温度补偿电路 |
| 2.5.5 直流失配消除电路的设计 |
| 2.5.6 VGA电路的性能仿真 |
| 2.5.7 芯片制造和测试 |
| 2.5.8 本设计小结 |
| 2.6 基于电流分流的有源负载可变增益放大器 |
| 2.7 性能比较和总结 |
| 2.8 本章小结 |
| 3 14位逐次逼近型模数转换电路的分析设计 |
| 3.1 模数转换器介绍 |
| 3.1.1 模数转换器的基本性能指标 |
| 3.1.2 ADC的基本架构 |
| 3.2 逐次逼近型模数转换器介绍 |
| 3.2.1 逐次逼近型模数转换电路工作原理 |
| 3.2.2 采用二进制电容数模转换器的逐次逼近算法 |
| 3.3 高速高精度SAR ADC的关键技术 |
| 3.3.1 采样保持电路 |
| 3.3.2 电容阵列误差分析和校准技术分析 |
| 3.3.3 电容阵列冗余位技术分析 |
| 3.3.4 高速高精度比较器的分析 |
| 3.3.5 高速数字控制电路分析 |
| 3.3.6 参考电压缓冲器 |
| 3.4 14位逐次逼近模数转换器设计 |
| 3.4.1 整体框架 |
| 3.4.2 电容阵列逐次逼近原理与校准原理分析 |
| 3.4.3 比较器的设计 |
| 3.4.4 时钟电路的设计 |
| 3.4.5 14位逐次逼近模数转换器行为级仿真结果 |
| 3.5 本章小结 |
| 4 数字发射机中的关键模块设计 |
| 4.1 发射机电路的拓扑结构 |
| 4.1.1 模拟型发射机结构 |
| 4.1.2 数字发射机结构 |
| 4.2 射频数模转换器 |
| 4.2.1 RFDAC的转换单元设计 |
| 4.2.2 Σ-?调制器的设计 |
| 4.3 数字发射机中的多相位时钟生成器 |
| 4.3.1 传统的注入锁定分频器 |
| 4.3.2 二维振荡器阵列 |
| 4.3.3 所设计的双模预分频器 |
| 4.4 本章小结 |
| 5 总结和展望 |
| 5.1 本文工作的总结 |
| 5.2 未来的展望 |
| 参考文献 |
| 发表文章目录 |
| 附录A 作者简历 |
（7）可编程器件在邮件分拣系统中的应用（论文提纲范文）
| 一、可编程器件的发展 |
| 二、可编程器件CPLD的结构及优点 |
| (一) 可编程器件CPLD的结构 |
| (二) 可编程器件CPLD的优缺点 |
| 1. 资源浪费。 |
| 2. 抗干扰性差。 |
| 3. 对语言编辑器的要求较高。 |
| 三、可编程器件在邮件分拣中的应用 |
| (一) 输入信号 |
| (二) 控制信号 |
| (三) 控制校核 |
| (四) 个性化应用 |
| (五) 可完善的方向 |
| 四、可编程器件的发展趋势 |
| (一) 集成化和大规模化。 |
| (二) 低能耗的方向。 |
| (三) 嵌入式模块的发展方向。 |
| (四) 数字编程与模拟编程混合的运行方式。 |
（8）温湿度无线监测系统软件的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题来源和依据 |
| 1.2 国内外研究现状 |
| 1.3 课题在实际应用中的意义 |
| 1.4 文章结构 |
| 第二章 系统研发技术 |
| 2.1 无线通信技术 |
| 2.1.1 ZigBee技术简介 |
| 2.1.2 4G移动无线通信技术简介 |
| 2.2 嵌入式C集成开发技术 |
| 2.3 ASP.Net及 C#集成开发技术 |
| 2.4 数据库技术 |
| 2.5 本章小结 |
| 第三章 系统需求分析 |
| 3.1 系统整体架构 |
| 3.2 系统软件设计开发流程 |
| 3.3 系统应用需求分析 |
| 3.4 系统功能需求分析 |
| 3.4.1 系统软件实现的功能 |
| 3.4.2 系统软件架构 |
| 3.5 本章小结 |
| 第四章 系统设计 |
| 4.1 底层节点 |
| 4.1.1 底层节点硬件简述 |
| 4.1.2 底层节点软件设计 |
| 4.2 中转节点 |
| 4.2.1 中转接收软件设计 |
| 4.2.3 中转发送模块介绍 |
| 4.3 监测中心 |
| 4.3.1 数据库设计 |
| 4.3.2 服务器软件设计 |
| 4.4 本章小结 |
| 第五章 系统实现 |
| 5.1 开发环境 |
| 5.2 底层节点实现 |
| 5.3 中转节点实现 |
| 5.4 监测中心实现 |
| 5.4.1 参数设置模块实现 |
| 5.4.2 实时数据模块实现 |
| 5.4.3 历史数据模块实现 |
| 5.5 本章小结 |
| 第六章 系统测试 |
| 6.1 功能测试 |
| 6.2 生产现场应用测试 |
| 6.3 测试结果分析 |
| 6.4 本章小结 |
| 第七章 结论与展望 |
| 7.1 结论 |
| 7.2 展望 |
| 致谢 |
| 参考文献 |
（9）基于netX芯片实现实时以太网通讯的研究与开发（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究的背景和意义 |
| 1.2 实时以太网的研究现状和前景分析 |
| 1.3 课题研究的内容 |
| 第2章 实时以太网通讯原理 |
| 2.1 常用实时以太网通信原理 |
| 2.1.1 PROFINET 实时以太网 |
| 2.1.2 Modbus-IDA 实时以太网 |
| 2.1.3 Ethernet Powerlink 实时以太网 |
| 2.1.4 EPA 实时以太网 |
| 2.1.5 EtherCAT 实时以太网 |
| 2.2 实时以太网的选择 |
| 2.2.1 优化的协议数据 |
| 2.2.2 灵活的拓扑结构 |
| 2.2.3 优越的网络性能 |
| 2.2.4 EtherCAT 取代PCI |
| 2.2.5 开放的EtherCAT |
| 2.3 本章小结 |
| 第3章 comEIO 从站模块的硬件设计 |
| 3.1 comEIO 的器件选型及特性 |
| 3.1.1 netX 网络控制器 |
| 3.1.2 基于netX 芯片的开发模块comX |
| 3.1.3 ATmega128 单片机 |
| 3.1.4 Altera 的MAXII CPLD |
| 3.2 comEIO 的硬件电路 |
| 3.2.1 单片机控制系统 |
| 3.2.2 Altera 的CPLD 及其电路 |
| 3.2.3 单片机与comX 的接口电路 |
| 3.2.4 电源电路设计 |
| 3.2.5 输入输出电路设计 |
| 3.3 comEIO 电路板设计 |
| 3.3.1 电路原理图设计 |
| 3.3.2 生成网络表 |
| 3.3.3 印制电路板PCB 设计 |
| 3.4 本章小结 |
| 第4章 comEIO 从站模块的软件开发 |
| 4.1 comEIO 的软件设计原则 |
| 4.2 comEIO 模块的软件开发环境 |
| 4.2.1 AVR 单片机的嵌入式系统开发工具 |
| 4.2.2 CPLD 的Quartus 软件概述 |
| 4.3 comEIO 主程序框架及其介绍 |
| 4.3.1 comEIO 初始化程序设计 |
| 4.3.2 comX 模块内部数据结构 |
| 4.3.3 CPLD 芯片程序的编写 |
| 4.3.4 comEIO 应用程序的编写 |
| 4.3.5 comEIO 在TwinCAT 中的配置文件 |
| 4.4 comEIO 从站模块的软硬件调试 |
| 4.5 本章小结 |
| 第5章 comEIO 从站模块及通讯的性能分析 |
| 5.1 测试实验设备及工作原理 |
| 5.1.1 netANALYZER 工作原理 |
| 5.1.2 TwinCAT 软件系统 |
| 5.2 comEIO 实验测试平台的搭建与实现 |
| 5.2.1 测试平台的搭建 |
| 5.2.2 测试平台的实现 |
| 5.3 EtherCAT 网络性能的分析 |
| 5.4 comEIO 从站模块的性能分析 |
| 5.5 本章小结 |
| 结论与展望 |
| 参考文献 |
| 附录1 EtherCAT 系统配置文件 |
| 附录2 单片机程序 |
| 攻读学位期间发表的论文 |
| 致谢 |
（10）应答器报文模拟发送器的研究（论文提纲范文）
| 致谢 |
| 中文摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 ETCS介绍 |
| 1.1.1 ETCS概述 |
| 1.1.2 ETCS应用等级划分 |
| 1.2 CTCS介绍 |
| 1.2.1 CTCS的系统结构和基本功能 |
| 1.2.2 CTCS应用等级划分 |
| 1.3 国外其它主要列车运行控制系统 |
| 1.4 论文的选题意义 |
| 1.5 论文主要结构 |
| 2 应答器编码原理 |
| 2.1 应答器的结构和工作原理 |
| 2.1.1 应答器的工作原理及分类 |
| 2.1.2 应答器的接口及特点 |
| 2.2 应答器传输报文编码策略 |
| 2.2.1 应答器用户数据的形成 |
| 2.2.2 应答器编码策略的报文格式 |
| 2.2.3 应答器编码策略的算法原理 |
| 2.2.4 应答器编码策略的特点 |
| 2.3 本章小结 |
| 3 应答器报文模拟发送器的结构方案 |
| 3.1 报文模拟发送器的系统结构 |
| 3.2 应答器编码软件设计平台介绍 |
| 3.2.1 Visual C++ 6.0环境及MSComm串口控件简介 |
| 3.2.2 UDP协议简介 |
| 3.3 ARM嵌入式模块设计平台介绍 |
| 3.3.1 LPC2220芯片简介 |
| 3.3.2 嵌入式实时操作系统μC/OSⅡ简介 |
| 3.3.3 ADS1.2集成开发环境简介 |
| 3.4 FPGA模块设计平台介绍 |
| 3.4.1 现场可编程门阵列FPGA简介 |
| 3.4.2 FPGA设计流程 |
| 3.4.3 VHDL硬件描述语言介绍 |
| 3.4.4 Max+plus Ⅱ开发环境简介 |
| 3.5 本章小结 |
| 4 应答器报文模拟发送器的实现与结果分析 |
| 4.1 应答器报文编码软件的实现与结果分析 |
| 4.1.1 RS-232串口通信的实现 |
| 4.1.2 以太网UDP通信的实现 |
| 4.1.3 应答器编码策略算法的实现 |
| 4.1.4 应答器报文编码软件的设计结果分析 |
| 4.2 嵌入式模块通信的设计实现与结果分析 |
| 4.2.1 串口通信的设计实现 |
| 4.2.2 以太网通信的设计实现 |
| 4.2.3 串口及以太网通信的结果分析 |
| 4.3 FPGA模块的设计实现与仿真结果分析 |
| 4.3.1 FPGA模块的总体结构 |
| 4.3.2 FSK的载频与基频信号的产生 |
| 4.3.3 分频器仿真结果分析 |
| 4.3.4 地址输出模块的实现 |
| 4.3.5 地址输出模块仿真结果分析 |
| 4.3.6 并行-串行转换模块的实现 |
| 4.3.7 并行-串行转换模块仿真结果分析 |
| 4.3.8 开关控制器与信号相加器的实现 |
| 4.3.9 开关控制器与信号相加器的仿真结果分析 |
| 4.3.10 FPGA整体模块的仿真结果分析 |
| 4.3.11 FPGA模块资源消耗分析 |
| 4.4 本章小结 |
| 5 总结与展望 |
| 5.1 设计总结 |
| 5.2 后续展望 |
| 参考文献 |
| 图索引 |
| 作者简历 |
| 学位论文数据集 |
四、利用可编程逻辑器件提高嵌入式模块使用效率（论文参考文献）
- [1]一种实现BACnet/IP的B-SS和B-SA设备嵌入式模块的研究与开发[D]. 申俊. 广东工业大学, 2021
- [2]面向嵌入式机器视觉的交互式算法开发平台研究[D]. 张昊. 江南大学, 2020(01)
- [3]捷变频信号源的ARM控制模块研究[D]. 何强. 电子科技大学, 2020(01)
- [4]FPGA中可编程存储器BRAM模块的研究与设计[D]. 雷琛. 西安电子科技大学, 2020(05)
- [5]基于FPGA的视频图像边缘实时检测系统设计[D]. 王宜聪. 大连理工大学, 2020(02)
- [6]用于信息物理融合系统的模拟接口电路设计[D]. 宋雄. 浙江大学, 2020(01)
- [7]可编程器件在邮件分拣系统中的应用[J]. 范学超. 延安职业技术学院学报, 2018(04)
- [8]温湿度无线监测系统软件的设计与实现[D]. 张勤龙. 电子科技大学, 2018(06)
- [9]基于netX芯片实现实时以太网通讯的研究与开发[D]. 林志磊. 北京工业大学, 2010(10)
- [10]应答器报文模拟发送器的研究[D]. 庞新胜. 北京交通大学, 2009(02)