一、用逻辑测试仪器诊断数字系统的故障（论文文献综述）
高天昊[1]（2021）在《电池管理数字控制器的验证及物理实现》文中指出
丁健[2]（2021）在《SL-Z25010Y智能电容主控电路故障诊断方法及实现》文中提出近年来在我国电网中,无功功率日益增加,而电网中无功功率过大会增加线路损耗,引起电压跌落,影响电能质量。供电局为解决这一问题,会要求产生大量无功的用户进行无功功率就地补偿,同时,对功率因数不达标的用户进行罚款。智能电容就是为解决电网中无功功率过大这一问题而广泛应用于电网中。智能电容主控电路故障会导致电网无功功率过大,功率因数达不到要求而让用户遭到供电局罚款。传统的智能电容主控电路故障维修主要依赖维修人员的经验,缺乏针对其故障诊断系统的研究,因此,对智能电容主控电路故障理论和技术进行研究很有必要。本文以扬州某公司的SL-Z25010Y智能电容为研究对象,建立SL-Z25010Y智能电容主控电路故障诊断系统专家系统,具体内容如下:首先介绍了SL-Z25010Y智能电容故障诊断的目的和意义,以及国内外故障诊断方法研究现状,具体介绍了几种典型的方法,阐述了故障树分析法和专家系统,针对SLZ25010Y智能电容主控电路故障诊断,提出了将故障树分析法和专家系统相结合作为SL-Z25010Y智能电容主控电路故障诊断方法。其次针对缺乏SL-Z25010Y智能电容主控电路故障这一问题,通过电路分析和专家交流解决,利用SL-Z25010Y智能电容特有的工作方式是组网工作且分主机和从机,为提高诊断效率,明确主机故障、从机故障和主从机共有故障内容。鉴于主机故障会对SL-Z25010Y智能电容组网工作产生较大消极影响,以主机故障为例,建立主机故障树并进行定性分析和定量分析,针对测试顺序因定量分析中有些底事件近似结构重要度相同无法解决,引入改进层次分析法计算权值,根据权值大小确定测试顺序。通过权值大小发现最有可能出现故障的是电压采样电路。将上述分析得到的结果用于专家系统知识库的建立和推理机的设计。采用基于知识的推理方法,正向推理模式和纵向优先的搜索策略来实现推理过程。最后,采用Visual Studio 2017开发平台与Microsoft SQL Server 2015数据库联合构建了智能电容故障诊断专家系统的软件架构,使用SCPI和GPIB总线,完成SL-Z25010Y智能电容主控电路故障诊断专家系统的开发。以电压采样电路故障为例,经测试能够满足SL-Z25010Y智能电容主控电路的故障诊断的需求。
牛爽[3]（2020）在《基于FPGA的数字IC逻辑功能测试仪研制》文中进行了进一步梳理逻辑功能测试是集成电路测试中的一个重要环节。电子产品逐渐趋向小型化发展,不可避免的增加了芯片功能测试的复杂度,为了提高芯片测试的可靠性,文中针对基于FPGA的数字IC逻辑功能检测装置进行了研究。论文运用存储响应法将数字示波器、逻辑分析仪等功能集成到逻辑功能测试仪中,实现了测试系统的小型化。在设计过程中解决了IO口电平不相匹配的问题,同时使测试引脚具有动态可配置性。读取测试向量后在FPGA内部实现了格式化编码以及逻辑功能的比对,最后将测试结果返回STM32进行显示。测试表明,逻辑功能测试仪运行稳定,可以用于24通道以内的数字芯片逻辑功能的验证,每通道同步工作,最大存储深度为64 K,采用流水线技术使测试速度达到10 MHz,整体功耗小于10 W,系统的待机时间约为2.2 h,以较低的成本,实现了一款便携式、可靠性高、可扩展性强的数字IC测试仪器。
毛雨阳[4]（2020）在《基于FPGA的新型数字微镜芯片功能测试系统》文中研究说明集成电路规模的增大与工作频率的提升使得集成电路芯片的测试难度与日俱增,业界对具有高性能、高度自动化的集成电路测试设备的需求也应运而生。然而目前市面上的测试仪器自动化程度低,难以满足日益增长的测试需求,且价格昂贵,针对专门芯片的可定制化测试平台更是寥寥无几。应一家日本企业的项目需求,本文设计并实现了一套基于FPGA的新型数字微镜芯片功能测试系统,旨在为集成电路芯片提供一个自动化的测试平台,降低重复测试的成本,提高芯片制造的管控能力和生产效率。该系统由自主设计的10层测试驱动板和6层测试子板组成,总共包含1271个元器件以及4130个连接网络。其中驱动板采用集成FPGA+ARM架构的ZYNQ系列片上系统作为核心处理器,辅以MCU作为辅助控制器,搭载视频处理器、DDR3 SDRAM以及高速LVDS接口等外设;子板仅作为待测芯片的载体,提供必要的基础外设。在设计过程中,本文借助仿真工具和严格的理论计算,实现了从信号完整性、电源完整性以及电磁兼容性三个方面优化系统的硬件设计。同时,本文将上述硬件平台与自研的软件系统相结合,实现了新型数字微镜芯片的功能测试。软件部分通过FPGA的数字RTL设计实现芯片的驱动以及功能测试;通过MCU软件设计实现指令解析、数据传输以及系统配置;通过用户操作界面设计提供可视化测试界面。同时,操作界面配备了数据库,支持测试数据的存储和检索,为后续的分析提供依据。本文所设计的基于FPGA的芯片功能测试系统以新型数字微镜芯片为主要测试对象,并充分考虑了其他集成电路芯片测试的兼容性。FPGA的高可重构性使该系统可针对不同测试需求定制相应的测试内容,为芯片的设计验证、产品检验以及现场维护等工作提供解决方案,具有广阔的应用前景和现实意义。
姜伟[5]（2020）在《多路电磁阀控制系统的故障检测与容错控制研究》文中进行了进一步梳理电磁阀是许多系统的重要组成部分,广泛地应用于各个行业。与伺服阀和比例阀相比,开关电磁阀控制的系统具有:成本低、可靠、结构简单、对污染不敏感的优点。在汽车行业中,电磁阀主要用于汽车的电控制动系统的智能控制、柴油喷射系统的控制以及汽车变速箱的控制。在工艺和核工业中,电磁阀用于关键的安全检测。此外,安全阀通常是安全回路中最重要的部件。因此,电磁阀的可靠运行至关重要。本文基于电流法和电压法理论,提出了电磁阀控制系统中单开关管的故障诊断方法和容错控制方法,并用仿真和实验对所提出的方法进行了验证。（1）在电磁阀控制系统中开关管故障诊断方法和容错控制方法的基础之上,针对电磁阀驱动系统中开关管短路故障和断路故障,对故障前后的电磁阀电流及电压的特征等进行了研究分析。（2）针对单开关电磁阀双电源双维持驱动系统中开关管容易出现短路故障和断路故障影响电磁阀可靠运行的问题,一种基于开关电磁阀瞬时电流和故障电压的故障检测和定位的方法被提出。利用电磁阀电流实际值与期望值的差值与设定阈值比较实现故障检测,利用电磁阀故障时的瞬时电压进行故障定位。分析了开关电磁阀正常时候的工作模型、故障后的工作模型、故障检测标志的判定以及故障定位的依据。（3）针对多路电磁阀控制系统中开关管容易出现短路故障和断路故障影响电磁阀安全性和可靠性的问题,提出了一种基于滞环控制的多路电磁阀控制系统单开关管的故障检测和定位方法。利用电磁阀电流实际值与滞环控制的边界进行实时比较,判断电磁阀的电压和电流特征。分析了开关电磁阀正常时候的工作原理、驱动设计,故障检测和定位条件的构建,实现了故障检测和定位。（4）针对电磁阀控制系统安全可靠运行问题,基于对多路电磁阀控制系统中开关管故障诊断方法的研究,结合故障的主动容错控制理论,比较了N+1冗余方案与N+N冗余方案的硬件资源和控制复杂性,提出了基于N+N冗余的多路电磁阀控制系统开关管的容错控制。（5）对所提故障诊断方法和故障容错控制方法,用MATLAB/simulink进行了仿真,并设计硬件实验平台进行了方法验证。
黄钊[6]（2020）在《嵌入式SoC中硬件木马检测与安全设计防御关键技术研究》文中提出随着物联网（Internet-of-Thing,IoT）技术的加速发展,嵌入式设备在人们日常生活中无处不在,并通过网络连接彼此,实现数据交换与信息处理。并且,大多数嵌入式设备都是作为片上系统（System-on-Chip,SoC）开发的。然而,由于嵌入式SoC产业链的全球分散特性,整个产业链上任何环节的漏洞都有可能成为敌手实施攻击的入口,这引发了人们对底层硬件安全性与可信赖性的高度重视。目前,在嵌入式SoC硬件所面临的诸多安全威胁中,硬件木马（Hardware Trojan,HT）攻击和知识产权核（Intellectual Property,IP）盗窃攻击是最主要的两大安全问题。特别地,这一事实已经对半导体供应商和终端用户造成严重威胁,其中可能包括一些关键应用和网络基础设施,如移动通信、航空航天机构、医疗电子、军事武器、核反应堆等。有鉴于此,研究相应防御策略以减轻所谓HT攻击和IP盗窃攻击的潜在安全威胁既紧迫又具有挑战性,同时也应当给予足够的重视。围绕嵌入式SoC硬件安全中的“热点问题”,本文对当前普遍存在的硬件木马和盗窃攻击威胁进行了整理与分析,主要从HT检测与芯片/IP盗窃防护两方面进行深入研究,以此来提高嵌入式SoC硬件的安全性与可信赖性。具体来说,本文重点从嵌入式SoC的IP级和SoC级两个层面进行切入,并设计了相关的防护策略,主要采用多参数旁路特征检测方法和可重构物理不可克隆函数（Reconfigurable Physically Unclonable Function,RPUF）等理论方法来增强硬件的安全性,提高攻击成功的门槛。为此,主要完成了如下具有创新性的研究成果。1、本文提出了一种基于机器学习（Machine Learning,ML）的多参数旁路特征分析（Side-channel Analysis,SCA）方案用于硬件木马检测。该方案以电路的多参数特征为基础,对硬件木马问题进行重新建模,能够解决现有的方法仅仅对较大的木马电路有效,且无法很好诊断木马位置的局限性。同时,为了进一步提高多参数旁路特征方法在HT检测过程中的准确性和敏感度,本文首次提出采用扇区划分方法对待测电路进行区域划分。然后,提取各个扇区的多参数旁路特征,构建每个子区域的多参数特征向量。最后,建立待测电路的多参数旁路特征模型。在此基础上,提出利用贝叶斯分类器对其进行训练分类,以识别感染了HT的电路并分析可能的植入位置。最后在ISCAS’85基准电路上进行了详尽的仿真实验,分别从准确性、假阴率、假阳率等方面与多参数旁路特征方法进行了横向对比。实验结果表明,所提出的方法可较好地提高检测准确性,同时能近似诊断出HT可能的植入位置。2、针对现有PUF设计存在面积开销大、可靠性低等“热点问题”,本文首先研究了现存的RPUF设计,探讨了各类RPUF的优缺点。接着,以电路可重构PUF（Circuit-based RPUF,C-RPUF）中的环形振荡器（Ring Oscillator,RO）PUF作为研究对象,对其存在的问题进行分析探讨。提出了一种改进的可配置环形振荡器（Configurable Ring Oscillator,CRO）PUF结构,采用SR锁存器（即Set-Reset Latch）结构来代替现有方案中常用的比较器模块,旨在降低现存的CRO PUF的电路面积开销。同时,相比于传统的CROPUF,改进的CROPUF还扩展了密钥空间。为了证实所提出的改进的CROPUF电路的有效性,进行了大量的仿真实验,并与传统的CROPUF进行对比。通过实验,说明了所提出的方案将面积开销减少了约13.48%,同时将密钥空间扩展了 1倍。3、本文首次提出了一种基于PUF的统一身份认证模型,用于从整个系统的角度为嵌入式设备硬件,尤其是为嵌入式SoC,提供细粒度的盗窃攻击防护,解决现有方法存在的不足。现有的嵌入式设备大多采用预先分配并存储的唯一密钥指纹用于身份认证,存在被克隆的可能,且管理开销昂贵。并且,基于PUF的密钥产生方案仅仅对简单逻辑电路或IP级认证有效,无法很好地实现系统级认证。该方案以多个单体PUF电路为基础,提取各个IP核的子数字签名。在此基础上,为嵌入式硬件构建统一的硬件指纹,能够正确识别对各个部件的任意替换。同时为抵抗重放攻击（Replay Attack,RA）,本文还引入单向哈希（One-way Hash）函数,对各PUF产生的数字签名进行重组与编码,产生嵌入式SoC硬件的唯一指纹。最后,进行了仿真实验以验证其有效性。实验结果证明,所提方案能识别对嵌入式SoC任意部件的非法盗窃攻击。4、针对已有工作中存在的问题,从系统安全设计角度提出了一种安全IP核分布式部署策略,重点应对SoC级HT攻击,以增强嵌入式SoC硬件体系架构层的安全性。所提出的方案以多个安全IP核为基础,并将其作为安全模块嵌入到SoC设计中,能够在运行阶段对SoC芯片进行身份验证同时,实时防护IP级及SoC级硬件木马攻击等各种针对硬件的安全威胁。为解决不同IP核的功能差异,该方案首先将SoC中各功能IP核进行逻辑划分。同时,针对IP核级HT和盗窃攻击,部署本地安全IP核进行安全防护;针对SoC级HT和盗窃攻击,部署全局安全IP核进行可信验证,从而解决现有集中式控制引擎受各种安全策略的限制。然后,构建SoC级异常行为事件或行为元数据,并将其作为安全原语集成到各安全IP核中,用于提供相应安全策略。最后,为了证实所提出安全防护策略的有效性,重点从SoC级HT方面进行了相应的仿真实验,实验结果表明所提出的方案可以有效应对嵌入式SoC的各种安全威胁,特别是能够对抗SoC级HT攻击威胁,从架构层面增强安全保护。
莫植铭[7]（2019）在《基于故障树的在线电磁兼容故障诊断技术》文中进行了进一步梳理随着现代电子技术的发展,信息化进程加快,电子设备越来越小,数字化与集成化程度的不断提高、电力电子设备大功率开关管功率与速率的不断提升、电子频谱占用宽且密集,以及电子设备灵敏度的不断增强,电磁兼容问题越来越突出,几乎涉及国防、军事、工业、民用等各种领域的几乎所有用电设备及系统。而一旦电子设备出现电磁干扰或测试超标这样的电磁兼容问题时,传统的电磁兼容故障诊断流程往往周期长、成本高、便捷性差,一个能提供整改方向意见的在线电磁兼容故障诊断服务平台会大大减少人力和物力,并缩短产品的整改周期。本文针对于电子设备电磁发射超标的电磁兼容故障问题,采用了故障树理论对典型的显控类电子设备进行故障要素分解;研究分析了显控类设备的显示控制原理及其电磁兼容发射特性;基于电磁兼容三要素对显控类设备进行电磁兼容故障树模型的建立;实现对国家军用标准测试数据的包络特征提取以及干扰源辨识,利用互联网技术开发一个基于故障树理论可以进行动态修正最小割集重要度的在线故障诊断平台。本文的主要研究内容如下:首先,以显控类电子设备为典型的研究对象,应用故障树理论对其进行故障特征分解,研究不同显控类电子设备的基本组成及显示原理,从中总结出其共同的发射特性以及类似之处,再从电磁兼容三要素对其进行分类,即分别从干扰源、耦合途径以及敏感设备三部分对显控类电子设备中的内部模块进行电磁兼容辐射发射以及传导特性分析。最后对显控类电子设备建立一个电磁兼容故障树。接着,根据国家军用标准测试数据的特点提出包络特征识别匹配算法。其中先是对国家军用标准测试数据的获取以及测试配置要求进行了介绍,然后将获取得到的测试数据首先进行数据预处理去除噪声,并对包络特征进行提取。接着对提取出的包络特征进行分析,根据包络的特性然后进行频偏的处理以及插值计算,再将其与存储在数据库当中的对应故障树底部事件故障模板进行皮尔森相似度计算,将得到的相关系数通过相应的权值去动态修改故障树底部事件的故障概率,最终算出最小割集重要度。最后,利用互联网技术实现一个平台可以让用户在线提交国家军用标准测试数据,利用相关算法进行数据处理,得出测试数据的包络特征并进行特征辨识,最后得出一个最小割集重要度表,从而实现在线电磁兼容故障诊断。
陈龙江[8]（2019）在《基于边界扫描的高密度电路板测试控制器软件设计与实现》文中研究表明电子元器件产品的更新迭代和集成电路的集成规模不断升级,体现在芯片封装的不可测点持续增多,集成电路器件微型化复杂化,电子测试变得越发复杂。边界扫描技术与其它测试技术相结合可以有效进行电子系统的可靠可行性测试,国内理论研究和实践测试都处于探索发展阶段。该技术是电子测试技术的一个重要方向,在复杂电子产品的全周期维护中具有不可替代性。研究边界扫描测试技术,开发测试控制器系统具有积极的现实意义。本文设计开发中,硬件基于Xilinx ISE平台采用Verilog语言开发,软件基于Visual Stadio平台采用MFC框架使用C++语言开发。数据交互设计中,硬件电路测试时我们采用的串口作为与上位机通讯的接口,软件设计中采用的是USB2.0接口与上位机进行通讯,主控板与被测板之间通过JTAG接口连接。通过阅读IEEE 1149.1标准文档与边界扫描测试技术书籍和文件等,学习探究了其测试原理及其发展应用。边界扫描测试技术中通过TAP控制器控制TDI信号流向对被测芯片中的串行指令寄存器进行选取,经过译码后将指令传输到并行数据寄存器模块中的对应寄存器,然后在TDO得到反馈数据。Modelsim逻辑仿真中利用其生成的Testbench文件,通过对时钟和相应时间节点的设置,实现了仿真逻辑测试。硬件测试分析中基于一次具体的BSDL中的IDcode测试和TAP状态机的状态转换原理来对整个硬件实现逻辑进行基本阐述。硬件测试分析中通过对IDcode进行测试,可以验证电路的完备性和芯片的完好性,通过对芯片实时管脚模拟可以诊断出被测芯片的状态。为此,实验中对单片到多片芯片进行联合测试,对某一芯片进行多种测试。软件开发设计中,利用MFC便利的UI设计可以快速有效的完成软件界面框架的设计,采用大量的类和模块来实现测试软件的对应功能。边界扫描文件包含了边界扫描测试的基本信息,通过对其结构分析,在软件开发中我们设立了BSDL处理模块,对芯片信息进行读取与保存。网表文件详细的描述了电路板上各元器件管脚之间的连接关系,通过对其结构分析,在软件开发中我们设立了NetList处理模块进行描述。通过对边界扫描文件和网表文件的结构分析与软件语言描述并结合一定的算法,实现了对被测电路的完备性测试和芯片各引脚的模拟等边界扫描功能。
方凯[9]（2019）在《基于转换概率分析的硬件木马检测方法研究》文中提出随着半导体设计和制造工艺的全球化,集成电路的设计阶段及其制造阶段已经相互分离。大多数芯片公司为了缩短集成电路的设计时间,降低制造成本,通常会使用第三方EDA工具,引用第三方IP核,并将芯片交付第三方代工厂进行制造。这就给这些不可信任的“第三方”甚至竞争对手对芯片进行恶意攻击与破坏提供了绝佳的机会。硬件木马通常是指在原始电路植入的具有恶意功能的冗余电路,它可以篡改或者破坏载体电路的参数或正常功能,导致电路功能改变、敏感信息泄露或拒绝服务等严重后果。硬件木马一旦被触发将会对国防安全、金融安全、信息通信等领域构成严重威胁。因此,为了保证集成电路应用安全,如何快速、准确、高效的实现硬件木马的检测、防护与安全评估显得尤为重要。为了提高硬件木马检测概率,本文提出了一种基于插入2-1 MUX的硬件木马检测方法。通过插入2-1 MUX来提高节点转换概率,以增加硬件木马的激活概率。首先计算出电路中所有节点的转换概率,然后设定转换概率阈值,筛选出低于阈值转换概率的电路节点作为2-1 MUX的插入对象。基于ISCAS85基准电路的仿真结果表明,与现有的插入dsff和POSC结构的方法相比,该方案具有更简单的电路结构,且在几乎相同的木马激活概率情况下具有更小的功耗开销和面积开销。对于逻辑电路,假定电路的主输入逻辑值为“0”和为“1”的概率均为统计概率0.5。则我们可以根据电路的拓扑结构依次计算出电路中所有节点的转换概率。因为硬件木马通常会被攻击者插入在转换概率低的节点,因此当硬件木马被插入电路以后,原始电路的某些节点的转换概率也会发生变化。基于这个原理,本文提出了一种基于转换概率分析的硬件木马检测方法。通过比较插入硬件木马前后电路节点的转换概率,我们可以准确的检测并定位出硬件木马。
宗树枫[10]（2019）在《核电厂数字化反应堆控制系统可靠性分析》文中进行了进一步梳理仪表和控制系统（简称“仪控系统”）被公认为是核电厂的神经中枢,由现场仪表和控制系统组成,仪控系统可靠性和安全性将直接影响整个核电厂的发电稳定、高效和安全性,并且是系统设计的重要指标。反应堆控制系统从功能设计到软硬件配置及全寿期内的安全性评估与可靠性评估是评价核电厂稳定运行重点关注和解决的问题。核电厂设计对系统可靠性分析的方法以定性和定量分析为主,且各核电工程项目采用的可靠性分析方法多样化,国内外尚无一套公认的统一的可靠性分析评估方法。本文结合工程项目的实际应用,采用故障模式、影响及危害性分析FMECA和定量分析的可靠性框图法,针对反应堆控制系统中典型过程控制系统设计方案和地震停堆控制系统设计方案为分析对象,进行硬件可靠性全面评估验证。本课题研究成果可以用于指导系统设计优化及寻找设计薄弱环节,从系统可靠性的角度向设计人员提出修改意见及建议,并且确认系统性能满足设计要求,证明设计方案的可靠性。主要内容如下:1)分析核电厂仪控系统的总体架构、各系统的主要功能和特点,对典型的基于微处理器技术（Central Processing Unit,CPU）和基于现场可编程门阵列（Field Programmable Gate Array,FPGA）的仪控平台进行介绍。2)通过可靠性分析相关标准的研究,掌握核电厂仪控系统可靠性分析的典型方法,对分析方法进行对比分析并总结了分析流程。3)提出一种核电厂过程控制系统设计方案,采用FMECA和可靠性框图的模型对配置方案进行系统建模、定性及定量分析,在系统可利用率方面展开可靠性指标评价。4)提出一种基于FPGA仪控平台的核电厂地震停堆控制系统设计方案,采用可靠性框图的模型对配置方案进行系统建模、定量分析,在系统拒动率和误动率方面开展可靠性指标评价,证明设计方案的优势。5)针对控制系统软件可靠性,研究了基于FPGA仪控平台的安全级软件验证和确认的标准体系和流程及软件危害性分析方法。
二、用逻辑测试仪器诊断数字系统的故障（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、用逻辑测试仪器诊断数字系统的故障（论文提纲范文）
（2）SL-Z25010Y智能电容主控电路故障诊断方法及实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 故障诊断方法研究概况 |
| 1.2.1 基于解析模型的方法 |
| 1.2.2 基于信号处理的方法 |
| 1.2.3 基于知识的方法 |
| 1.3 主要研究内容与结构安排 |
| 第二章 专家系统与故障树分析 |
| 2.1 专家系统 |
| 2.1.1 专家系统概述 |
| 2.1.2 专家系统的结构 |
| 2.1.3 专家系统的分类 |
| 2.2 故障树分析法 |
| 2.2.1 故障数的建造步骤 |
| 2.2.2 故障树符号 |
| 2.2.3 故障树分析法的数学表示 |
| 2.2.4 故障树的定性分析 |
| 2.2.5 故障树的定量分析 |
| 2.3 基于故障树的专家系统 |
| 2.4 本章小结 |
| 第三章 SL-Z25010Y智能电容故障分析 |
| 3.1 SL-Z25010Y智能电容的组成 |
| 3.2 SL-Z25010Y智能电容工作原理 |
| 3.3 SL-Z25010Y智能电容技术指标 |
| 3.4 SL-Z25010Y智能电容的工作方式 |
| 3.4.1 主机工作方式 |
| 3.4.2 从机工作方式 |
| 3.5 SL-Z25010Y智能电容故障分析 |
| 3.5.1 电源电路5V与采样电路故障分析 |
| 3.5.2 通信电路与显示电路故障分析 |
| 3.5.3 指示灯不亮与按键电路故障分析 |
| 3.5.4 电压过零电路与磁保驱动电路故障分析 |
| 3.5.5 电容器与晶振电路故障分析 |
| 3.5.6 组网故障分析 |
| 3.6 本章小结 |
| 第四章 SL-Z25010Y主机智能电容故障树建立 |
| 4.1 故障树的建立 |
| 4.2 故障树定性与定量分析 |
| 4.2.1 定性分析 |
| 4.2.2 定量分析 |
| 4.2.3 改进层次分析法 |
| 4.3 本章小结 |
| 第五章 SL-Z25010Y主控电路故障诊断专家系统设计与实现 |
| 5.1 开发环境与开发分析 |
| 5.1.1 开发分析 |
| 5.1.2 开发环境 |
| 5.2 知识库的设计 |
| 5.2.1 知识的表示方法 |
| 5.2.2 知识的存储 |
| 5.2.3 知识的管理 |
| 5.3 推理机的设计 |
| 5.3.1 诊断流程设计 |
| 5.3.2 SL-Z25010Y主控电路故障诊断系统推理机的设计 |
| 5.4 专家系统人机界面介绍 |
| 5.4.1 系统总体设计 |
| 5.4.2 测试仪器与计算机连接 |
| 5.4.3 主界面 |
| 5.4.4 知识库管理功能 |
| 5.4.5 诊断实例 |
| 5.5 本章小结 |
| 第六章 结论与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 作者简介 |
（3）基于FPGA的数字IC逻辑功能测试仪研制（论文提纲范文）
| 中文摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题背景及其研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文主要内容和章节安排 |
| 第2章 数字IC逻辑功能测试仪研究 |
| 2.1 数字IC逻辑功能测试原理 |
| 2.1.1 金器件法 |
| 2.1.2 存储响应法 |
| 2.2 测试向量技术 |
| 2.3 逻辑功能测试仪方案设计 |
| 2.3.1 方案设计 |
| 2.3.2 测试流程 |
| 2.4 逻辑功能测试仪设计原则 |
| 2.5 本章小结 |
| 第3章 数字IC逻辑功能测试仪硬件实现 |
| 3.1 逻辑功能测试仪硬件系统 |
| 3.1.1 FPGA开发平台 |
| 3.1.2 单片机开发平台 |
| 3.2 逻辑功能测试板硬件设计 |
| 3.2.1 电源电路 |
| 3.2.2 电平转换电路 |
| 3.2.3 引脚功能选择硬件电路 |
| 3.3 电源管理模块 |
| 3.3.1 锂电池充电电路 |
| 3.3.2 电源切换电路 |
| 3.3.3 锂电池保护板 |
| 3.4 通信接口模块 |
| 3.5 显示模块 |
| 3.6 本章小结 |
| 第4章 逻辑功能测试仪软件设计 |
| 4.1 开发流程 |
| 4.2 FPGA模块驱动设计 |
| 4.2.1 引脚功能配置 |
| 4.2.2 格式化编码 |
| 4.2.3 异步FIFO存储器 |
| 4.3 时钟管理模块 |
| 4.4 显示模块设计 |
| 4.5 SPI通信 |
| 4.6 本章小结 |
| 第5章 系统验证与分析 |
| 5.1 系统测试 |
| 5.1.1 系统硬件 |
| 5.1.2 功耗测试 |
| 5.2 逻辑功能测试仪测试分析 |
| 5.2.1 可靠性 |
| 5.2.2 可扩展性 |
| 5.3 单元测试 |
| 5.3.1 电源模块 |
| 5.3.2 测试板模块 |
| 5.4 芯片测试 |
| 5.4.1 门电路测试 |
| 5.4.2 组合电路测试 |
| 5.4.3 时序电路测试 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 附录 |
| 致谢 |
| 攻读学位期间学术成果 |
（4）基于FPGA的新型数字微镜芯片功能测试系统（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 课题来源 |
| 1.2 研究背景以及国内外现状 |
| 1.2.1 研究背景 |
| 1.2.2 国内外研究现状 |
| 1.3 研究的目的与意义 |
| 1.4 本文主要工作、难点与创新点 |
| 1.4.1 本文主要工作 |
| 1.4.2 难点与创新点 |
| 1.5 本文结构安排 |
| 第二章 系统方案设计 |
| 2.1 系统设计需求与总体架构 |
| 2.1.1 系统设计需求 |
| 2.1.2 系统总体架构 |
| 2.2 新型数字微镜结构与驱动显示原理 |
| 2.2.1 新型数字微镜结构简介 |
| 2.2.2 新型数字微镜基本显示原理 |
| 2.3 系统方案设计及指标论证 |
| 2.3.1 系统控制方案论证 |
| 2.3.2 芯片功能测试方案 |
| 2.3.3 数据传输方案论证 |
| 2.3.4 用户操作界面方案论证 |
| 2.4 本章小结 |
| 第三章 硬件方案设计 |
| 3.1 整体硬件方案概述 |
| 3.2 测试驱动板硬件设计 |
| 3.2.1 核心处理器模块设计 |
| 3.2.2 辅助控制器模块设计 |
| 3.2.3 视频处理器模块设计 |
| 3.2.4 存储器模块设计 |
| 3.2.5 数据互连接口模块设计 |
| 3.2.6 电源模块设计 |
| 3.2.7 时钟及复位模块设计 |
| 3.3 PCB互连与高速数字系统设计 |
| 3.3.1 高速数字系统设计问题及解决方案 |
| 3.3.2 信号完整性设计 |
| 3.3.3 电源完整性设计 |
| 3.3.4 电磁兼容性设计 |
| 3.4 PCB仿真设计 |
| 3.5 PCB版图及实物展示 |
| 3.6 本章小结 |
| 第四章 软件方案设计 |
| 4.1 软件整体架构 |
| 4.2 FPGA软件设计 |
| 4.2.1 数据互连模块设计 |
| 4.2.2 模块功能测试部分设计 |
| 4.2.3 图像显示测试部分设计 |
| 4.2.4 新型数字微镜驱动模块设计 |
| 4.3 MCU软件设计 |
| 4.3.1 指令解析模块设计 |
| 4.3.2 视频处理器控制模块设计 |
| 4.3.3 芯片内部温度测试模块设计 |
| 4.4 用户操作界面设计 |
| 4.4.1 触摸屏界面设计 |
| 4.4.2 上位机界面设计 |
| 4.5 本章小结 |
| 第五章 系统测试 |
| 5.1 系统测试准备 |
| 5.2 系统硬件测试 |
| 5.2.1 电源测试 |
| 5.2.2 时钟及复位信号测试 |
| 5.2.3 核心处理器测试 |
| 5.2.4 视频处理器测试 |
| 5.2.5 DDR3 测试 |
| 5.2.6 LVDS接口测试 |
| 5.3 系统功能测试 |
| 5.3.1 测试系统搭建说明 |
| 5.3.2 时钟适应性测试 |
| 5.3.3 数据通道适应性测试 |
| 5.3.4 地址通道译码测试 |
| 5.3.5 静态图像显示测试 |
| 5.3.6 动态图像显示测试 |
| 5.3.7 芯片内部温度测试 |
| 5.3.8 数据库测试 |
| 5.4 实际芯片测试结果展示 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 主要工作总结 |
| 6.2 未来优化工作 |
| 6.2.1 硬件优化 |
| 6.2.2 软件优化 |
| 6.2.3 测试优化 |
| 参考文献 |
| 攻读硕士期间的学术成果 |
| 致谢 |
（5）多路电磁阀控制系统的故障检测与容错控制研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 电磁阀控制系统的故障分析 |
| 1.3 电磁阀控制系统的故障检测与容错控制的国内外现状分析 |
| 1.3.1 基于硬件的电磁阀故障检测 |
| 1.3.2 基于信号处理的电磁阀故障检测 |
| 1.3.3 基于模型的电磁阀故障检测 |
| 1.3.4 基于数据驱动的电磁阀故障检测 |
| 1.3.5 方法综合的电磁阀故障检测 |
| 1.4 本论文的结构安排 |
| 第二章 基于瞬时电流法和故障电压的单路电磁阀开关管故障诊断 |
| 2.1 单路电磁阀驱动电路开关管故障分析 |
| 2.1.1 单路电磁阀正常工作模型 |
| 2.1.2 单路电磁阀正常驱动设计 |
| 2.2 基于瞬时电流法和故障电压的单路电磁阀控制系统故障诊断 |
| 2.2.1 基于瞬时电流法和故障电压的单路电磁阀控制系统诊断条件 |
| 2.2.2 故障诊断流程 |
| 2.3 单路电磁阀控制系统开关管故障诊断仿真 |
| 2.3.1 模型搭建 |
| 2.3.2 参数设置 |
| 2.3.3 结果及分析 |
| 2.4 基于瞬时电流法和故障电压的单路电磁阀控制系统故障诊断实验 |
| 2.4.1 实验参数 |
| 2.4.2 实验结果及分析 |
| 2.5 本章小结 |
| 第三章 基于电流滞环控制的多路电磁阀控制系统开关管故障诊断 |
| 3.1 多路电磁阀控制系统正常工作原理 |
| 3.1.1 多路电磁阀控制系统正常工作 |
| 3.1.2 多路电磁阀控制系统正常工作驱动设计 |
| 3.2 基于电流滞环控制的故障检测与定位条件 |
| 3.2.1 基于电流滞环控制的故障检测条件分析 |
| 3.2.2 基于故障电压的定位条件分析 |
| 3.2.3 故障诊断流程 |
| 3.3 基于电流滞环控制的故障诊断仿真分析 |
| 3.3.1 模型搭建 |
| 3.3.2 参数设置 |
| 3.3.3 仿真结果及分析 |
| 3.4 基于电流滞环控制的故障诊断实验分析 |
| 3.4.1 实验模块设计 |
| 3.4.2 实验结果及分析 |
| 3.5 本章小结 |
| 第四章 多路电磁阀控制系统的容错控制 |
| 4.1 多路电磁阀控制系统的容错控制原理 |
| 4.2 基于N+N冗余的容错控制分析 |
| 4.2.1 基于N+1 冗余和N+N冗余的容错控制比对分析 |
| 4.2.2 基于N+N冗余的容错控制分析 |
| 4.2.3 基于N+N冗余的容错控制实现 |
| 4.3 基于N+N冗余的容错控制仿真分析 |
| 4.3.1 模型搭建 |
| 4.3.2 参数设置 |
| 4.3.3 结果及分析 |
| 4.4 基于N+N冗余的容错控制实验分析 |
| 4.4.1 实验关键模块说明 |
| 4.4.2 实验结果及分析 |
| 4.5 本章小结 |
| 第五章 全文总结与展望 |
| 5.1 全文总结 |
| 5.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（6）嵌入式SoC中硬件木马检测与安全设计防御关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 嵌入式片上系统简介 |
| 1.1.1 嵌入式片上系统 |
| 1.1.2 嵌入式片上系统基本特点 |
| 1.1.3 嵌入式片上系统的安全问题 |
| 1.2 嵌入式片上系统硬件安全 |
| 1.2.1 硬件安全问题的产生 |
| 1.2.2 硬件安全防护的必要性和可行性 |
| 1.3 提高嵌入式片上系统硬件安全的主要手段 |
| 1.3.1 硬件木马检测与防护 |
| 1.3.2 伪芯片识别与认证 |
| 1.4 本文主要贡献及其关系 |
| 1.4.1 本文主要贡献 |
| 1.4.2 主要工作之间关系 |
| 1.5 本文组织结构安排 |
| 第二章 相关工作理论基础及研究现状 |
| 2.1 硬件木马简介 |
| 2.1.1 硬件木马定义及组成 |
| 2.1.2 硬件木马分类 |
| 2.1.3 硬件木马防护策略 |
| 2.1.4 常用性能评价指标 |
| 2.2 PUF简介 |
| 2.2.1 PUF原理 |
| 2.2.2 PUF相关概念 |
| 2.2.3 常用性能评价指标 |
| 2.2.4 研究现状 |
| 2.3 各防护策略对比分析 |
| 2.3.1 硬件木马各防护策略综合分析 |
| 2.3.2 PUF各设计方案综合分析 |
| 2.4 本文立意 |
| 2.4.1 各策略发展趋势分析 |
| 2.4.2 本文工作主要立足点 |
| 2.5 本章小结 |
| 第三章 基于机器学习的多参数旁路分析硬件木马检测方法 |
| 3.1 技术背景 |
| 3.2 存在的问题 |
| 3.3 问题建模 |
| 3.3.1 木马检测问题建模 |
| 3.3.2 扇区划分 |
| 3.3.3 校准路径选择 |
| 3.4 基于贝叶斯分析的检测方法 |
| 3.4.1 贝叶斯分类器 |
| 3.4.2 木马检测流程 |
| 3.5 实验验证 |
| 3.5.1 硬件木马设计 |
| 3.5.2 实验步骤 |
| 3.5.3 实验结果及分析 |
| 3.6 本章小结 |
| 第四章 改进的可重构PUF |
| 4.1 可重构PUF |
| 4.1.1 可重构PUF |
| 4.1.2 可重构PUF分类 |
| 4.1.3 可重构PUF技术特点分析 |
| 4.2 可配置RO PUF及存在的问题 |
| 4.2.1 RO PUF原理 |
| 4.2.2 CRO PUF原理 |
| 4.2.3 存在的问题分析 |
| 4.3 具有SR锁存器结构的CRO PUF |
| 4.3.1 SR锁存器 |
| 4.3.2 所提出的PUF设计方案 |
| 4.3.3 相关优势分析 |
| 4.4 所提PUF方案的FPGA实现 |
| 4.5 实验验证 |
| 4.5.1 实验步骤 |
| 4.5.2 实验结果 |
| 4.6 本章小结 |
| 第五章 基于PUF的统一身份认证模型 |
| 5.1 存在的问题 |
| 5.2 统一身份认证模型 |
| 5.2.1 攻击模型 |
| 5.2.2 所提出的认证模型 |
| 5.2.3 可信假设 |
| 5.3 相关概念介绍 |
| 5.3.1 激励-响应对数据库 |
| 5.3.2 激励-响应消息格式 |
| 5.4 认证模型过程实现 |
| 5.4.1 数据库生成 |
| 5.4.2 注册阶段 |
| 5.4.3 认证阶段 |
| 5.4.4 数字签名提取 |
| 5.4.5 硬件指纹生成 |
| 5.5 实验验证 |
| 5.5.1 实验步骤 |
| 5.5.2 实验结果 |
| 5.5.3 实验结果分析 |
| 5.6 本章小结 |
| 第六章 嵌入式SoC安全增强策略 |
| 6.1 SoC级硬件木马 |
| 6.1.1 SoC级硬件木马定义 |
| 6.1.2 IP级与SoC级木马区别 |
| 6.2 嵌入式SoC级安全防护 |
| 6.3 存在的问题 |
| 6.4 嵌入式SoC安全增强策略 |
| 6.4.1 MSIPS概述 |
| 6.4.2 MSIPS策略执行流程 |
| 6.4.3 可信假设 |
| 6.5 MSIPS安全模块及相关策略设计 |
| 6.5.1 SIP设计 |
| 6.5.2 安全Wrapper接口 |
| 6.5.3 安全原语 |
| 6.6 实验验证 |
| 6.6.1 实验设置 |
| 6.6.2 实验步骤 |
| 6.6.3 实验结果 |
| 6.7 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）基于故障树的在线电磁兼容故障诊断技术（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外发展状况 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 本文研究思路及主要工作 |
| 第二章 电磁兼容故障树的建立及分析流程 |
| 2.1 故障树分析方法概述 |
| 2.1.1 故障树表示符号 |
| 2.1.2 故障树的建立 |
| 2.1.3 故障树定性分析 |
| 2.1.4 故障树定量分析 |
| 2.2 电磁兼容故障树的分析建立 |
| 2.2.1 电磁干扰源 |
| 2.2.2 耦合途径 |
| 2.3 本章小结 |
| 第三章 显控类设备电磁发射特性分析及分类 |
| 3.1 显控类设备基本组成及原理分析 |
| 3.1.1 CRT显示器 |
| 3.1.2 LCD显示器 |
| 3.1.3 OLED显示器 |
| 3.1.4 PDP显示器 |
| 3.2 显控类设备电磁兼容辐射发射及传导特性分析 |
| 3.2.1 激励源 |
| 3.2.2 辐射器或传导路径 |
| 3.3 显控类设备电磁兼容故障树的建立 |
| 3.4 本章小结 |
| 第四章 包络特征提取与特征匹配关键技术分析 |
| 4.1 包络特征提取方案 |
| 4.1.1 测试数据获取 |
| 4.1.2 数据预处理 |
| 4.1.3 包络特征提取 |
| 4.2 特征匹配识别分析 |
| 4.2.1 提取的特征分析 |
| 4.2.2 频偏的处理以及插值计算 |
| 4.2.3 皮尔森相关系数求解 |
| 4.2.4 具体算法实现 |
| 4.3 本章小结 |
| 第五章 在线电磁兼容故障诊断平台软件的设计及搭建 |
| 5.1 软件功能描述 |
| 5.2 软件结构设计 |
| 5.3 软件数据库表结构 |
| 5.4 软件测试 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 研究工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）基于边界扫描的高密度电路板测试控制器软件设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 国内外研究及应用现状 |
| 1.3 本文研究的主要工作及内容 |
| 1.4 论文组织结构 |
| 第二章 基于边界扫描的板级测试原理与方法 |
| 2.1 边界扫描测试结构 |
| 2.2 TAP控制器 |
| 2.2.1 TAP端口 |
| 2.2.2 指令寄存器与测试指令集 |
| 2.2.3 数据寄存器 |
| 2.2.4 TAP控制器 |
| 2.3 边界扫描测试文件解析 |
| 2.4 网表文件解析 |
| 2.5 电路板测试 |
| 2.5.1 板级测试简述 |
| 2.5.2 BST链的完备性测试方法 |
| 2.5.3 电路板故障及测试算法 |
| 2.6 本章小结 |
| 第三章 系统总体方案设计与研究 |
| 3.1 系统总体设计方案介绍 |
| 3.2 测试控制器硬件模块设计 |
| 3.3 测试控制器软件模块设计 |
| 3.4 数据传输处理及模块设计 |
| 3.5 系统总体开发流程与主要应用软件和芯片介绍 |
| 3.5.1 系统开发流程介绍 |
| 3.5.2 开发中主要应用平台和芯片介绍 |
| 3.6 本章小结 |
| 第四章 硬件仿真与测试 |
| 4.1 逻辑仿真 |
| 4.2 控制器逻辑分析 |
| 4.3 硬件测试 |
| 4.3.1 IDcode测试 |
| 4.3.2 单芯片多组测试 |
| 4.4 本章小结 |
| 第五章 软件功能测试 |
| 5.1 软件测试解析 |
| 5.1.1 BSDL处理模块 |
| 5.1.2 NetList处理模块 |
| 5.1.3 测试模块 |
| 5.2 软件测试 |
| 5.2.1 系统总体电路图 |
| 5.2.2 软件界面 |
| 5.2.3 IDcode指令测试 |
| 5.2.4 芯片模拟显示 |
| 5.3 本章小结 |
| 第六章 全文总结与展望 |
| 致谢 |
| 参考文献 |
（9）基于转换概率分析的硬件木马检测方法研究（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.3 本文主要工作和章节安排 |
| 1.3.1 本文主要工作 |
| 1.3.2 本文章节安排 |
| 第二章 硬件木马研究基础 |
| 2.1 硬件木马定义与特性 |
| 2.1.1 硬件木马定义 |
| 2.1.2 硬件木马结构 |
| 2.2 硬件木马分类研究 |
| 2.3 硬件木马防护与检测技术 |
| 2.3.1 硬件木马防护技术 |
| 2.3.2 硬件木马检测技术 |
| 2.4 本章小结 |
| 第三章 基于2-1 MUX插入的硬件木马检测方法 |
| 3.1 研究动机 |
| 3.2 转换概率改善分析 |
| 3.3 提出的结构及2-1 MUX插入流程 |
| 3.3.1 提出的结构 |
| 3.3.2 2 -1 MUX插入流程 |
| 3.4 示例电路分析 |
| 3.5 实验结果与分析 |
| 3.6 本章小结 |
| 第四章 用于硬件木马检测的概率方法 |
| 4.1 转换概率分析 |
| 4.2 算法流程分析 |
| 4.3 示例电路分析 |
| 4.4 实验结果与分析 |
| 4.5 本章小结 |
| 第五章 结论与展望 |
| 5.1 研究工作总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 攻读硕士期间的学术活动及成果情况 |
（10）核电厂数字化反应堆控制系统可靠性分析（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 可靠性分析的规范依据 |
| 1.4 可靠性分析方法 |
| 1.4.1 可靠性分析必要性 |
| 1.4.2 可靠性分析计划 |
| 1.4.3 分析方法 |
| 1.5 论文主要内容和结构安排 |
| 第二章 核电厂仪控系统总体介绍 |
| 2.1 概述 |
| 2.2 仪控系统架构 |
| 2.3 典型控制系统结构 |
| 2.3.1 过程控制系统 |
| 2.3.2 地震停堆控制系统 |
| 2.4 可靠性目标 |
| 2.5 可靠性分析模型说明 |
| 2.5.1 过程控制系统 |
| 2.5.2 地震停堆控制系统 |
| 2.6 本章小结 |
| 第三章 故障模式、影响及危害性分析(FMECA) |
| 3.1 概述 |
| 3.2 分析目的 |
| 3.3 范围说明 |
| 3.4 C-D-L分级 |
| 3.5 风险优先数(RPN)方法 |
| 3.6 FMECA表格 |
| 3.7 典型控制系统配置的FMECA分析 |
| 3.8 总结分析 |
| 3.9 本章小结 |
| 第四章 电厂过程控制系统可靠性框图(RBD)分析 |
| 4.1 概述 |
| 4.2 分析假设及条件 |
| 4.3 环境条件 |
| 4.4 可靠性计算数据 |
| 4.5 可靠性框图模型 |
| 4.6 本章小结 |
| 第五章 地震停堆控制系统可靠性框图(RBD)分析 |
| 5.1 概述 |
| 5.2 范围 |
| 5.3 分析假设及条件 |
| 5.4 可靠性计算数据 |
| 5.5 可靠性建模 |
| 5.5.1 拒动误动简述 |
| 5.5.2 机柜电源 |
| 5.5.3 四取二配置方案一RBD模型 |
| 5.5.4 全局符合逻辑方案二RBD模型 |
| 5.5.5 局部符合逻辑方案三RBD模型 |
| 5.6 系统拒动率和误动率计算 |
| 5.6.1 四取二配置方案一 |
| 5.6.2 全局符合逻辑设计方案二 |
| 5.6.3 局部符合逻辑设计方案三 |
| 5.7 结果分析 |
| 5.8 本章小结 |
| 第六章 控制系统软件可靠性 |
| 6.1 概述 |
| 6.2 软件验证和确认 |
| 6.3 FPGA软件验证和确认的关键工作 |
| 6.3.1 软件工具评估 |
| 6.3.2 测试设计 |
| 6.3.3 软件危害分析(SHA) |
| 6.4 本章小结 |
| 第七章 总结和展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间已发表或录用的论文 |
四、用逻辑测试仪器诊断数字系统的故障（论文参考文献）
- [1]电池管理数字控制器的验证及物理实现[D]. 高天昊. 哈尔滨工业大学, 2021
- [2]SL-Z25010Y智能电容主控电路故障诊断方法及实现[D]. 丁健. 南京信息工程大学, 2021(01)
- [3]基于FPGA的数字IC逻辑功能测试仪研制[D]. 牛爽. 黑龙江大学, 2020(04)
- [4]基于FPGA的新型数字微镜芯片功能测试系统[D]. 毛雨阳. 华东师范大学, 2020(11)
- [5]多路电磁阀控制系统的故障检测与容错控制研究[D]. 姜伟. 电子科技大学, 2020(07)
- [6]嵌入式SoC中硬件木马检测与安全设计防御关键技术研究[D]. 黄钊. 西安电子科技大学, 2020(08)
- [7]基于故障树的在线电磁兼容故障诊断技术[D]. 莫植铭. 西安电子科技大学, 2019(02)
- [8]基于边界扫描的高密度电路板测试控制器软件设计与实现[D]. 陈龙江. 电子科技大学, 2019(01)
- [9]基于转换概率分析的硬件木马检测方法研究[D]. 方凯. 合肥工业大学, 2019(01)
- [10]核电厂数字化反应堆控制系统可靠性分析[D]. 宗树枫. 上海交通大学, 2019(07)